推荐产品
联系我们

地址:上海市长宁区仙霞路350号10幢3楼3034室

电话:021-62378659

传真:021-62378659

邮箱:0350zp@163.com

业内新闻

基于IAP流程的两片Flash拼接的Flash统制器计划计划

来源:博天堂ag,博天堂AG手机版,博天堂ag旗舰时间: 2020-01-31浏览次数:作者:澳门皇冠
)主控芯片得到了越来越多的应用。当前MCU主控芯片一般都用NOR Flash作为片上系统,进行指令和数据存取,根据应用,用户可以对片上Flash的指定区域进行擦写。在工业电力控制的应用

  )主控芯片得到了越来越多的应用。当前MCU主控芯片一般都用NOR Flash作为片上系统,进行指令和数据存取,根据应用,用户可以对片上Flash的指定区域进行擦写。在工业电力控制的应用中,在线升级(In Applicaming,IAP)是一种常用的操作,意思是“在应用编程”,即在程序运行时,程序器可由程序自身进行擦写。具体来说,就是将片上Flash存储器分为bootloader(IAP)程序和USER APP程序两部分,当需要在线升级时,bootloader中的IAP程序通过外部通信接收数据,然后擦除和写入USER APP部分,同时写入更新标志,然后系统重新启动执行USER APP程序,达到在线升级的目的。

  通常有些主控芯片会要求IAP程序调用的Flash擦写程序要在SRAM中执行,IAP程序到USER APP程序跳转需要进行中断向量表重映射。擦写Flash USER APP程序区域过程中,要求CPU不能对Flash发起读操作,如果发生,则不能正确返回读取结果。

  本文给出了一种支持IAP流程的两片Flash拼接的Flash控制器方案,IAP程序直接在Flash执行,IAP程序到USER APP程序跳转提供一种快速方法,通过硬件直接完成地址映射。IAP程序执行过程中,CPU可以对Flash发起读指令操作,擦写结束能正确返回读结果。

  NOR Flash器件的操作分为读、写、扇区擦除、片擦除操作。时序图如图2~图5所示。

  Flash写时序,先拉高PROG信号,然后AE脉冲锁定地址,产生PROG2脉冲写入对应数据。PROG拉高持续时间是tHV,也就是说写入时间是用户自己控制的。根据tHV的时间不同,可写入的word个数也不同。本文只讨论单个word的写入。

  Flash扇区擦除时序,扇区擦除起始要用AE锁定扇区地址,拉起ERASE信号,执行擦除时序。ERASE时间由tERASE时间参数控制。

  Flash片擦除时序,擦除起始要用AE锁定任意地址,片擦除除了拉高ERASE信号,还要拉起CHIP信号。ERASE时间由tSCE时间参数控制。

  Flash控制器实现了CPU对Flash器件的读、写和擦除。支持CPU在Flash中执行程序的同时可以对Flash其他区域进行擦写。Flash支持在大于1 MHz的多种频率下能对Flash器件进行擦写。

  Flash控制器包含地址映射控制模块、SFR模块、状态机控制模块、时序转化模块。地址映射控制模块用于在线升级时对AHB访问地址进行映射;SFR模块用于Flash控制器的模式控制选择,配置和状态寄存器寄存等;状态机控制模块用于Flash控制器对各种模式的工作状态控制;时序转换模块用于根据状态机的当前状态来产生对应的Flash器件的时序。

  Flash控制器的状态机如图7所示,包含9个状态,INIT状态完成Flash上电启动,init_done之后进入READ状态。READ状态下支持AHB总线读操作。

  如果要执行擦写,第一步则在READ状态下配置SFR模块的模式寄存器(PROG或者SEC_ERASE或者CHIP_ERASE),然后状态机跳转至WAIT_WR状态(注:在WAIT_WR状态也支持AHB总线读操作)。

  第二步当AHB总线有写操作,则状态机跳转至对应的PROG或SEC_ERASE或CHIP_ERASE状态,开始对应的擦写时序转化。时序转化结束后,PROG跳转到TRCV_P,SEC_ERASE和CHIP_ERASE跳转到TRCV_E。之后跳转到TRW状态,结束后返回READ状态。

  AMBA AHB总线的写数据总线用来将数据从主机传输到从机上,而读数据总线用来将数据从从机传输到主机上。

  AHB总线基本传输包含两个截然不同的部分:地址相位,只持续单个周期;数据相位,可能需要多个周期,这通过使用hready信号实现。

  地址不长期有效,所以所有从机必须在这个时段(传输地址时)采样地址。然而,通过hready信号可以延长数据。当该信号为低时导致在传输中插入等待状态同时允许从机有额外的时间提供或者采样数据。

  图8表示最简单的传输,没有等待状态。在这个没有等待状态的简单传输中,主机在HCLK的上升沿之后将地址和控制信号驱动到总线上;然后在时钟的下一个上升沿从机采样地址和控制信息;在从机采样了地址和控制信号后能够开始驱动适当的响应并且该响应被总线主机在第三个时钟的上升沿采样。

  图9为具有等待状态的传输。从机插入等待周期(HREADY拉低)到任意传输中,这样扩展了传输完成允许的附加时间。对写操作而言,总线主机必须保持数据在整个扩展周期中稳定。

  Flash控制器设计的擦写模式状态跳转利用了数据相位扩展阶段数据保持的原理。

  以Flash写操作为例,如果模式寄存器放在Peripheral区APB总线访。


关于我们 简介 企业文化
联系我们

地址:上海市长宁区仙霞路350号10幢3楼3034室

电话:021-62378659

传真:021-62378659

邮箱:0350zp@163.com

扫一扫
Copyright ©  2015-2025 博天堂AG手机版  版权所有
html地图|xml地图